Chips Microsoft Maia 100 confirmados e customizados para inteligência artificial

Em uma apresentação detalhada no evento Hot Chips 2024, a Microsoft divulgou seu mais novo chip de inteligência artificial, o Maia 100. Ele foi projetado para otimizar o desempenho e reduzir custos em operações de AI.

Esse sistema é uma das maiores inovações da empresa, utilizando a tecnologia de 5 nm da TSMC. Além disso, a Microsoft revelou que ele está focado em tarefas de AI extensivas na plataforma Azure.

A arquitetura do Maia 100 inclui uma unidade de tensor de alta velocidade. Assim, ele é capaz de processar rapidamente operações de treinamento e inferência e suportando uma ampla variedade de tipos de dados, incluindo formatos de baixa precisão como o MX, introduzido pela Microsoft através do MX Consortium em 2023.

Além disso, o processador vetorial opera com uma arquitetura de conjunto de instruções personalizada para maximizar a eficiência em diferentes operações de dados.

Leia mais

Especificações do Microsoft Maia 100

O chip também é equipado com um motor DMA que suporta diversos esquemas de compartilhamento de tensor, além de semáforos de hardware que facilitam a programação assíncrona no sistema Maia.

Foto: Divulgação/Microsoft

Sua conexão de rede utiliza um protocolo especial baseado em Ethernet. Assim, é semelhante ao RoCE e permite o processamento de dados em velocidades excepcionalmente altas. Dessa forma, alcança até 4800 Gbps para operações específicas e 1200 Gbps para comunicação all-to-all.

Para suporte ao desenvolvimento, o Maia Software Development Kit (SDK) permite que programadores ajustem seus modelos PyTorch e Triton para uso com o Maia. O SDK fornece ferramentas que simplificam a integração desses modelos com os serviços Azure OpenAI.

Dessa forma, facilita a programação no sistema Maia através do Triton, uma linguagem específica de domínio para redes neurais profundas. Ou então por meio de API Maia, um modelo customizado que oferece alto desempenho e controle detalhado.

Especificações do Maia 100:

  • Tamanho do Chip: 820 mm²
  • Projeto para TDP: 700 W
  • TDP Provisionado: 500 W
  • Embalagem: Processo N5 da TSMC com tecnologia interposer COWOS-S
  • Largura de banda HBM/Capacidade: 1.8 TB/s com 64 GB HBM2E
  • Pico de POPS de Tensor Denso: 6bit: 3, 9bit: 1.5, BF16: 0.8
  • Memória L1/L2: 500 MB
  • Largura de banda de rede traseira: 600 GB/s
  • Largura de banda do host (PCIe): 32 GB/s PCIe Gen5X8

Fonte: Techpowerup

Adicionar aos favoritos o Link permanente.